CLIPPEDIMAGE= JP363001052A

PAT-NO: JP363001052A

DOCUMENT-IDENTIFIER: JP 63001052 A

TITLE: SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: January 6, 1988

INVENTOR-INFORMATION:

NAME KIMURA, SHINICHIRO SUNAMI, HIDEO KURE, TOKUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP61142992 APPL-DATE: June 20, 1986

INT-CL\_(IPC): H01L027/10; G11C011/34 US-CL-CURRENT: 257/305,257/313,438/396

# ABSTRACT:

PURPOSE: To reduce the area of a semiconductor memory cell with a grooving type capacitor by conducting a polycrystalline semiconductor forming the grooving type capacitor and a transistor source region in the circular section of a substrate while directly shaping an oxide film from the polycrystalline semiconductor.

CONSTITUTION: An impurity low-concentration layer 12 as a source region in a transistor forming a semiconductor dynamic RAM cell together with a grooving type capacitor is shaped onto a substrate 11 containing an impurity in high concentration as one electrode of the capacitor. When grooves are formed to

these substrate 11 and layer 12 through masks, one parts of capacitor insulating films 14 shaped to the grooves are removed and the insides of the grooves are buried with polycrystalline silicon 15, the polycrystalline silicon 15 and the layer 12 are self-aligned in the substrate in the lower section of the surface of the substrate, and conducted and connected under the state in which allowance on a design is not required when the surface of the polycrystalline silicon 15 is oxidized directly, the polycrystalline silicon 15 in both grooves forming a capacitor is coated with self-alignment oxide films and insulated, and allowance on the design is not required. Accordingly, the area of a semiconductor memory cell with the grooving type capacitor is reduced.

COPYRIGHT: (C)1988,JPO&Japio

# ⑩ 公 開 特 許 公 報 (A)

昭63 - 1052

@Int Cl. 1 H 01 L 27/10 G 11 C 11/34 識別記号 3 2 5 3 5 2

庁内整理番号 8624-5F ❸公開 昭和63年(1988)1月6日

審査請求 未請求 発明の数 3 (全16頁)

半導体記憶装置とその製造方法 図発明の名称

> 頭 昭61-142992 到特

頤 昭61(1986)6月20日 29出

紳一郎 ⑫発 明 者 木村

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

英 夫 @発 明 者 角 南

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

男 得 礼 明 者 の発 久

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所 人 ①出 願

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名 砂代 理

> 明 詽

1. 発明の名称

半導体記憶装置とその製造方法

- 2. 特許請求の範囲
  - 1. 基板内部に形成した溝掘り型電荷蓄積キャパ ショと、スイッチ用トランジスタから構成され る半導体記憶装置において、該トランジスタの ソース領域となる高濃度不純物拡散層と、該機 掘り型キャパシタの内部に埋め込まれ、 該キャ パシタの一方の電極となる多結品半導体とが、 該基板の表面より下部の基板内部において電気 的に導通しており、さらには、該路掘り型キャ パシタの表面は、該多結品半導体を直接酸化す ることによって形成した酸化膜によって被われ ていることを特徴とする半導体記憶装置。
  - 2.基坂内部に形成したひとつの講掘り型電荷蓄 我キャパシタと、スイッチ用トランジスタから 構成され、数据板として高額度に不純物を含む 単結晶半導体層とその上に成長させた、低濃度 3.発明の詳細な説明 に不純物を含む半選体別とから成り、該脳遊皮

半導体層をトレンチキャパシタのプレート循径 として用いる拡板プレート型の半導体記憶装置 において、該高濃度基板と該低濃度基板との間 に絶縁腹が存在し、両者が電気的に絶縁分離さ れていることを特徴とする半導体記憶装置・

- 3. 半導体拡板に掘った隣の倒壁を利用するひと つの電荷蓄積キャパシタと、スイッチ用トラン ジスタから構成される半導体記憶装置の製造方 法において、第1導電型の半導体基板に第1の 湖を掘る工程、該第1の湖の側壁および半導体 **拡板の設面に絶縁膜を形成する工程、該第1の** 間を第2選電型の半導体で埋め戻す工程、該第 1 の溝を横切るように、該第1の淵の短辺より は長い長辺を持つ第2の間を、該第1の間と同 じかあるいは深く形成し、該第1の滞を分離す る工程、該第2の隣の内部を絶縁版であるいは 絶縁膜と導電膜の2層膜で埋め戻す工程からな ることを特徴とする半導体記録装置の製造方法。

(産業上の利用分野)

本発明は半導体記憶装置に係り、特に、高鉄積 化に好適な課題り型キャパシタを有する半導体記 憶装置に関する。

# 〔従來の技術〕

d R A M は 3 年間で 4 倍という 集積度の向上を 実現し、既に主流は64Kから256Kへと移り、 1 Mピットの量産も間近い状態にある。この高集 秋化は、いわゆるスケーリング則と呼ばれる素子 寸法の敬報化によって達成されてきた。しかし微 知化に伴う哲積容量の減少のために、 S / N 比の 低下やα線による信号反転等の弊害が顕在化し、 信頼性の上で大きな問題になっている。このため 葯容量を増加させる目的で、 装板に掘った襟の側 壁を利用する游掘り型キャパシタセル〔トレンチ キャパシタセル);(コルゲイティド キャパシタ セル, アイ・イーイーイー トランスアクション ズ オン エレクトロン デバイシズ;) スナミ。 クレ, ハシモト, イトウ, トヤベ, アサイによる ( A Corrugated Capacitor Cell, IEEE Transactions on Electron Devices, vol. ED-31, Na 6,

て幾つかの問題がある。そのひとつは、隣接するトレンチキャパシタにおいて、リーク電流の問題から不純物放散層(20)の間隔をあまり小一ク電流の問題することはできないという点である。このリークを強は延らの濃度を上げ過ぎると接合耐圧が低下するという問題があるため、基板濃度は~5×10<sup>16</sup> / cm<sup>3</sup>以下であり、その時の間隔は1.0μm程度である。この間隔の制限が、この構造をサブるである。この傾域で作る際に、微細化を粗が阻害する要因となる。

この問題を解決するために考案された記憶装置が第3図(a)に示したものである("ベリードストレージ エレクトロード セル フォー メガビット デーラムズ", サカモト, カトー, アビコ, シミズ, ミコシバ, ホカリ, ハマノ, コバヤシ; アイ・イーイーイー, インターナショナル・エレクトロン・デバイスシス・ミーティング・テクニカル・ダイジェスト, ICEE International Electron Devices Meeting, (1985), pp710,).

June, 1984, pp746-753) が提案されている。こ れは、第2回に示したように、半導体基板(12) の内部に牌を掘り、この牌の閲覧に形成した絶縁 瞋(14)を用いてキャパシタを形成するもので ある。これによって、メモリセルの面積を増加さ せることなく、実効的なキャパシタの面積を大き くすることができるため、高集積化しても十分な 電荷が確保でき、信頼性に優れた記憶装置を作る ことができる。第2回において、(12)は半導 体基板、(13) は素子間分離用酸化膜、(14) はキャパシタ絶縁膜、 (15) はプレート電極と なる高濃度多結品シリコン、 (16) はトランジ スタのゲート 電極、 (17) は 層間分離用酸化膜、 (18) はアルミニウム酸線、(19) はソース・ ドレインである。なお、(20)は湖の周辺に形 成した、基板(12)とは導電型の違う高濃度不 植物拡散圏を示しており、これは、α線に対する 耐性を高める効果がある。

以上のように、このメモリセル構造は優れた盤 数を有しているが、 ※ 子の数細化という点に関し

この方式は、いわゆる基板プレート型トレンチキャパシタセルと呼ばれているものであり、第2図に示した従来構造のトレンチキャパシタが、基板側に電荷を蓄える式になっていたのに対してあるになっては、トレンチ内部に埋め込んだ多様とこのリコン(15)がトランジスタのソース領域と内のに落通しているため、関接するトレンチのに対していることも可能となる。このために対しになり、原理的にはトレンチ間隔をゼロにすることも可能となる。

この特長は、一見するとセル面積の減少に大きな効果があるように感じられる。しかし、実際には、トレンチ内部に埋め込んだ多結品シリコン(15)を個々のトレンチで分離しなければならないため、(第2図に示した従来構造のトレンチキャパシタセルでは、トレンチ内部に埋め込だ多結品シリコン(15)はプレート電便となるため、分離する必要はない。)その分離間隔にはある程度の余裕が必要となる。また、多結品シリコン(15)とトランジスタのソース領域とを電気的

に導通させなければならないため、この部分にも、 第2回の従来構造トレンチキャパシタセルには必 婆なかった、接触余裕を取らなければならない。

このように、第3回(a)の基板プレート型トレンチキャパシタは、群接トレンチ間の距離を短くできるという利点はあるものの、上述したような設計余裕を必要とするため、必ずしも従来構造のトレンチキャパシタセルに比べてセル面積は小さくならない。特に、設計ルールがサブミクロンになってくると決ってセル面積は小さくならない。

そこで、トランジスタのソース領域とトレンチキャパシタ内の多結品シリコンとの接触に自己整合を用いて余裕を無くした構造が第4回のように と、サブストレート・プレート・トレンチ・セル・フォー・デーラムズ・ルー・コットレル・プレル・マン・グ・ダッシュ・クリト・パレント・シュエル・ス・ニン・ノーブル・パレント・フィイー・スプロギス・ターマショナル・エレクトロン・ディンター・、インターナショナル・エレクトロン・デ

の上にワード線(16)が乗るようになっている。 隣接する2本のワード線を分離するためには当然 その間隔には余裕が必要となる。そして、これを 満たすためには、厚い酸化膜の領域を広くしなけ ればならない。このため、第3図(a)に示した 素子に比べれば素子面積の縮小は可能だが、大巾 な縮小にはならない。

以上述べてきたように、従来の基板プレート型 のトレンチキャパシタセルでは、トレンチ間隔は 小さくできても、他の要因から必ずしもセル面積 の紹小は望めないという欠点があった。

# (発明が解決しようとする問題点)

以上述べてきたように、第3図(a)に示した 基板プレート型のトレンチキャパシタセルでは、 トレンチ内部に埋め込んだ多結晶シリコンを 個々 のトレンチについて分離しなければならない う点と、トランジスタのソース領域と必ず電気い に導通させなければならないという点で設計上に 命格が必要となり、セル面積の縮小が望めない。 また、第1図のセルでも、折り返しビット線成 バイシス・ミーティング、IEEE International Electron Devices Meeting, (1985), pp771)

これは、シリサイド(21)を用いてトランはスタのソース領域とトレンチに埋め込んだ多多になりコン(15)が自己整合で導通する構造に、ないの中を多結品シリコンで埋めるように満子子間分のといる。とのゲート電極(16)を形成し、公知のスタのゲート電極(16)を形成し、公知のスタのゲート電極(16)を形成し、公知のスタのゲート電極(16)を形成し、公知のスタのゲート電極(16)を形成し、公知のスタのゲート電極(15)を導通させる。

ところで、64Kビット以降のdRAMでは、 健音の低減とS/Nの向上という観点から、いわ ゆる、折り返しビット線構成が採用されている。 この方式では、素子のレイアウトにおいて、キャ パシタ領域の上にゲート電極(ワード線)が乗る 構造になってしまう。第4図の素子構造では、 御 の半分を被うように形成した厚い酸化膜(13)

にするためには素子間分離用の酸化酸の領域が大きくなり、この構造でも必ずしも面積の紹小にはならない。

本発明の第1の目的は、基板プレート型トレンチキャパシタセルにおいて、上記の欠点を解消し、セル面積の縮小化が可能となる構造を提供することにある。

また、碁板プレート型のトレンチキャパシタセルは、セル面積を小さくできるため、半導体記憶 数置の高级化が可能である。

しかし、この益板プレート型のセルには本質的に幾つかの問題がある。例えば、高濃度に不純物を含む別と低濃度層の2層からなるエピタキシャル基板を使用するため、素子製造工程での熱処理によって高濃度基板から低濃度基板へ向って不純物流度が低する。これでは、エピタキシャル界面では不純物濃度が低下し、空乏層が拡がるためキャパシタの実質的な容量は低下してしまう。

また、トレンチ内部を埋めている多結品シリコ ン (15) はトランジスタのソース領域と導通し ているため、書き込み時には5 Vになる。ところで、一般にトランジスタの基板には基板電圧と2 - 3 Vが印加されているため、キャパシタ絶縁膜には8 Vの電圧が印加されることになる。この電圧ストレスに長期的に耐えるためには、絶縁膜は3 0 n m 程度の厚さでなければならない。しかし、このように厚い絶縁膜では、滯を掘ってまでキャパシタの実効面積を増加させた意味がなくなってしまう。

本発明の第2の目的は、高濃度基板から低濃度 関への不純物の拡散を防ぎうる構造を提供することにある。

更に、 従来のトレンチキャパシタセルでは、 隣接するトレンチ周辺の不純物拡散層間でのリーク電流を抑える必要から、トレンチの間隔をあまり小さくすることはできなかった。また、第3図(b)に示した従来のトレンチキャパシタセルの平面レイアウトからも明らかなように、 隣接するトレンチ (32)の間隔は、 素子間分離用酸化膜とトレンチの(31)と、 該素子間分離用酸化膜とトレンチの

また上記第2の目的は、第1図(b)に示した本発明の半導体記憶装置のように、高適度基板(11)と低濃度接板であるエピタキシャル層(12)の間に、絶縁膜(10)を設けることで達成できる。すなわち、この絶縁膜層が高濃度基板からの不純物拡散のストッパーになり、また、キャパシタのプレート電圧と接板電圧の独立制御を可能にする。

本発明においては、エピタキシャル界面に絶縁 膜を形成するために、エピタキシャル圏を成長ささせた後に 酸素イオンをイオン打ち込みし、ちょうどエピタキシャル界面に酸化膜厚を100~200 nmの厚さで形成した。また、高速度基板(11)の上に酸化膜を形成し、その上に公知の

合わせ余裕のよって決められる。このような余裕もセル面積の紹小化を防げる要因となる。なお、この図において、(33)はワード電極、(34)はプレート電極、(35)はピット級コンタクトホールである。なお、不純物拡散層とビット級は省略してある。

本発明の第3の目的は、鍵接トレンチの問題を 従来のものより小さくしながら、かつ、鍵接する 拡散層間のリーク電流を防止することの可能なト レンチキャパシタを有する半導体記憶数値を提供 することにある。

そこで、本発明では第1の目的を達成する為に、第1回 (a) のような構造にすることによって、基板プレート型トレンチキャパシタセル面積の縮小を可能にした。このために、トレンチの内部を多結品シリコン (15) で埋め戻す工程を20階に分けて行い、その過程でトランジスタのソース 領域側のキャパシタ絶線膜(14) の一部のみが除去されるようにした。この結果、トランジスタのソース領域と多結品シリコンが自己整合的に海

CVD法 (Chemical Vapor Deposition) を用いて多結晶シリコンを堆積させ、これを、一部だけ容解させながらその溶解部を移動させるという、酸化膜上での横方向単結晶成長も用いた。どちらの方法ででも所望の基板を得ることができる。

また、スイッチング用トランジスタは必ずしも 単結品拡板上に作る必要はなく多結品でも良い。 この場合には、絶縁膜(10)上に堆積させた多 結品膜をそのまま用いれば良い。

更に上記第3の目的は、隣接するトレンチの間隔を可能な限り小さくし、かつ、不純物拡散が間のリーク電流を防止するためには、キャパシタ川トレンチを掘り、その内部をブレート電極で埋め戻した数に、該キャパシタ川トレンチを2分するように第2のトレンチを掘れば良い。その原、第2のトレンチの及辺は該キャパシタ川トレンチの短辺より長く、かつ、その両端は崇子間分離川酸化跌にとどいており、基版平面上につくられたキャパシタ部分の不純物拡散層をも分所する大きさでなければならない。また、第2のトレンチは該

キャパンタ用トレンチより深い必要があり、その 内部は絶縁膜で埋められている。

このようすを示したのが、第1回(c)であり、本発明の製造方法によって作られた半導体記憶装図の平面レイアウト回である。第3回の従来の半導体記録装置との大きな違いは、長方形に関ったトレンチキャパシタ(第1回(c)の32)に直交するように、分離用のトレンチ(41)が形成されている点である。

#### (作用)

第1回(a)のような構造にすることで、トランジスタのソース領域と隣の内部を埋めた多結品シリコンは自己整合で導通されるようになるため、設計上の余裕が不必要となる。また、隣の上は厚い酸化既で完全に被われているため、秦子間分離の傾伏の一下線をその上に通すことが可能となる。しかも、このば上面の酸化時は自己整合で形成れるため、これにも設計上の余裕が不必要であり、セル面積の縮小化に寄与する。

分低く抑えられる。

### (実施例1)

以下、第1図(a)に示した本発明の半導体記憶装置を実現するための第1の実施例を第5図
(a)~(i)を用いて説明する。

本税明の半導体記憶数とは、いわゆる基板プレート型トレンチキャパシタ構造を採用しているため、キャパシタの一方の電極は基板(1 1 )である。このため、基板(1 1 )として、不純物を高温度に含む圏の上に、低濃度圏をエピタキシャル圏(1 2 )の厚さは1.5μm程度である。なお、ここでは、トランジスタとして n MOSFET(n-type Metal Oxide Field Effect Transistor)を作るため、基板はp型のよけでは、大力の場合には、型のエピタキシャル基板となる。また、はRAMののエピタキシャル基板となる。また、はRAMのの辺回路をCMOS (Complementary Metal Oxide Seciconductor )で構成する場合にはエピクキシャル別を厚くするか、高温度部分は埋め

第1回(b)にように、界面に絶縁脳を設けることによって、熱処型による不純物の拡散が防止できる。この結果、キャパシタ部近傍傍の空乏 B の発生が抑えられるため容量の減少が防げる。また経縁 W をはさんでいる 両半導体 B はでして を ができるかに なんでいる で と ができるかい で さんに 保 で ことができるかい で さいか 印加される。 な 部の絶縁 で に は の た か い か 印加される。 な 部の 絶縁 で に は ある を は と な が 印加される た が に が の が 印加される た が に が の が け 地 縁 曖 は 厚 く し て ある・

第1回(d)のように構成すれば、第3回(b)で見られるようなトレンチ間の素子間分離用酸化 膜領域や、該酸化膜とトレンチの合わせ余裕がな くなるために、ワード線方向の縮小が可能となり、 セル面積を小さくできる。

また、隣接するキャパシタトレンチの間には、 該キャパシタトレンチより深く分離用トレンチが あるために、リーク電流は従来のものに比べて十

込み層にすれば良い。この基板上に、第5図(a)に示したように、従来の方法を用いて必要な部分上にのみ親子間分離用の厚い酸化酸(13)を形成する。

次に、第5 (b) のように、基板内に溝を形成するためのマスクを形成する。これには、盆化シリコン膜 (Si,N,) (51) と二酸化ケイ素膜 (SiO<sub>2</sub>) (52) の2 層膜を用いており、特に、Si,N,は後の工程で行う選択酸化のマスクにもなる。

このマスクを用いて、公知のRIE( Reactiv Ion Etching ) 法により、基坂内には4μm以上 の深さで游を掘る(第5図(c))。

SiO./Si,N./SiO.の3層膜のどの膜を 用いてもよい。また、5酸化タンタルなどの高誘 電率絶縁膜を用いることも可能である。

この神の中に、キャパシタの一方の電極となるに 多結品シリコン(15)を第5図(e)のように 埋め込む。この多結品シリコンはトランジスタの けないなる拡散層と電気的に導通しな。 はないため、低低抗である必要がある。が、の 低低が、神の内部までリンを十分に拡けるが、 である。そこでは後をいけなければないである。 は不可能である。そこでは後をでい、その別してするが、 での多結品シリコン堆積をでい、さいの りんを埋めた。 で埋めた。

次に、第5図(f)に示したように公知のエッチバック法を用いて多結品シリコンの全面をエッチングし、特に違の内部については、多結品シリコンの表面が接板表面より下にくるようにする。 ただし、多結品シリコンの表面は解接して形成し

ゲートとなるトランジスタを作る。トランジスタを作る。トランジスタを作る。トランジスタを作る。トランジスタを作る。トランジスタを作る。トランジスタを作る。MOSFETであり、ソースではなく、この時、ソースではない。この時、ソースでは、一般ではいるの場合でではいいません。「ロードのではないない。」では、本実施例では、まちゃい。「は、本実施例では、ないできる。

なお、第6回は本実施例の平面レイアウトを示したものである。ここで、(13)は素子間分離 用酸化膜(14)はトレンチキャパシタ、(16) はワード線、(61)はビット線コンタクトである。

本実施例では、折り返しビット線構成を仮定して 説明してきたが、開放ビット線構成のメモリへも発明が適用可能なのは 雷うまでもない。

実施例によれば、従来の接板プレート型トレン チキャパシクセルでは不可欠であった、トランジ てある素子間分離用の酸化酸(13)の界面より は下にならないようにする。

このようにすると、湖の個壁に形成したキャバシタ絶縁膜(14)の一部が露出するので、この露出した絶縁膜だけを弗化水素等の溶液を用いて除去し、基板が見われるようにする。

さらに、第5図(g)のように、多結品シリコン(15)を堆積させ、りん拡散を行った後にSi,N・(51)が開出するまでエッチバンクを行い間を埋める。この時、多結品シリコン(15)の一部は基板と直接的に接触しているため、多結品シリコンを通して不純物であるりんが基板内にも拡散する。

次に、第5図(h)に示したように、基板表面にあるSi,N。(51)をマスクに用いて、游の表面に舞出している多結品シリコンの表面上にのみ選択的に酸化酸を形成する。 胶厚は 200~300 n m である。この酸化処理によってキャパシタ部は完全に酸化版で被われる。

最後に、第5図 (i) のようにトランスファー

スタのソース領域と溝を埋める多結品シリコンとの接触余裕や、キャパシタ上にワード線を配置するための絶縁膜層の面積的な余裕がまったく無くなる。そのため、素子面積の大巾な縮少、ひいては、d R A M の高集積化に効果がある。

例えば、同じ設計ルールで設計してみると、本 発明の構造は、第3回(a)に示した構造の約 60%の面積で、また第4回に示した構造と比較 しても、約65%の面積で実現可能である。 (実施例2)

以下、本発明の第2の実施例を第7回 (a) ~ (m) を用いて説明する。

まず、第7回(c)に示したような、高濃度指板(11)と低濃度指板(12)との間に絶縁膜(10)を形成した排板を作るために、第7回(a),(b)回に示した方法を用いた。第7回(a)は、高濃度基板(11)上に低濃度基板(12)をエピタキシャル成長させた後に、公知のイオン打込み法を用いて酸素イオンを分布のピークが界面になるように打込む。これを1000

て程度の温度で熱処理すると、界面に酸化膜 (10) が形成される。

第7回(b)では、高速度基板(11)の数面に酸化阪(10)を形成し、その上に、まず多結品シリコンを堆積させて、それを単結品化させるという方法を示してある。本実施例では、カー向にはであるという手法を用いた。これらの方法を用いた。ことが可能を移った単結品層を形成によが可能である。 性を持った単結品層を形成によが可能である。 は、いわゆるSOI(Silicon On Insulator)法と呼ばれる公知の単結品成長法である。

第7回(c)に示した基板を用いて、その表面上に公知の方法を用いて、素子間分離用の厚い酸化质(13)を形成する(第7回(d))。 膜厚はほぼ 0.6 μ m である。

次に、キャパシタ部となるトレンチを形成するが、まず、第7回 (e) に示したように、トレンチェッチング用のマスクを作る。ここで、マスク材としては、Si,N。(41)とSiO。(42)

SiO:の2層膜が舞出するので、この部分だけ を溶液を用いて除去し、半導体を露出させる(第 7図(h))。

次に、トレンチ内部のレジストを除去し、これに酸化処理を施すると、第7回(i)に示したように、低温度基板の側壁部にのみ厚い酸化膜(約30~50nm)が成長する。なおキャパシタ部の絶縁版は、基板を直接酸化したSi〇。膜である。 睒厚は約10nmである。

このトレンチ内部にキャパシタの一方の電極となる低抵抗多結品シリコンを埋めこむが、本外に 第7回 (j)のように行った・まず、トレンチ内部に第1回目の多結品シリコンの全面に り しい した後に第2回目の多結品シリコンを堆積させてトレンチを埋める・

公知はLPCVD( Lov Pressure Chemical Vapor Deposition ) 法を用いせば、1回目の多 結品シリコンの堆積だけでトレンチを埋め戻すこ の 2 別を用いた。また、本発明の基本となる基板 プレート型トレンチキャパシタセルは、前述した ようにトレンチ間隔を小さくできるのが大きな特 徴なので、本実施例では、トレンチの一方は楽子 間分離用の敵化膜(13)にかかっている。

第7図 (e) に示した基板に公知のRIE (Reactive Ion Etching ) 法を用いて、第7図 (f) のように隣を掴る。 謎の深さは約5μmである。 絶縁膜(10) 上の低濃度基板圏が約1.5μmであるから、容量になる部分のトレンチは約3.5μmである。

次に、第7図(g)に示したように、低級度店 板部のトレンチ側壁にのみ厚い酸化膜を形成する 処理を行う。このためには、まず、トレンチ内部 をSi〇。(4 1)とSi,N。(4 2)の2層膜 で被い、トレンチをホトレジスト(4 3)で完全 に埋めた後に、トレンチ内部のホトレジストの設 面が路板内部に埋め込んだ絶縁膜(1 0)の近傍に 位置するように、レジストを除去する。その結果、 低濃度装板部のトレンチ側壁につけたSi,N。/

とも可能である。しかし、そうすること、トレンチの奥深くまでりんを拡散させることは不可能なため、キャパシタ絶縁膜近傍の多結品シリコンを低抵抗化させるのは困難になる。そこで、本実施例では上記の2段階埋め戻しを行った。

本発明の拡板プレート型トレンチキャパシタセルでは、トレンチを埋めている多結品シリコンはトランスファー用トランジスタのソース領域と導流でいなければならない。そこで、第7図と(k)に示したように、多結品シリコン圏を、基板装面が輸出するまでエッチングパックした後で、第7回(1)のように、トレイチ周辺の所定の位置にのみ不純物拡散圏(20)を形成する。さらに、その上を圏間分離用の絶縁膜で被う。

最後に、トランスファー用トランジスタのゲート電極(16)を形成し、ソース・ドレイン領域(19)を自己整合的に形成した後、層間絶縁膜(17)の堆積とA1配線を行って本発明の半導体記憶装置を完成させる。なお、ソース・ドレイン領域の形成時に、ソース領域とトレンチ内部の

多結晶シリコンは自己整合で導通する。

なお、本発明の半導体記憶装置は、折り返しビット線構成、開放ビット線構成のどちらのメモリにも適用可能である。

本実施例によれば、界面の絶縁膜層が不純物拡 散層のストッパーや、絶縁分離の役割りをするた めに、空乏層の拡がりによる容量の低下や、キャ パシタ絶縁膜に高電圧ストレスが印加されるのを 防いでくれる。このため、従来の基板プレート型 トレンチキャパシタで、8μmものトレンチを掴 って上記の問題に対処していたのが、5μm深さ 程度のトレンチで十分となる。これは、トレンチ の信頼性や量生性に大きな効果がある。

また、本実施例の構造は本質的にソフトエラー に強いのは言うまでもない。

#### 〔実施例3〕

以下、本発明の第3の実施例を第8図 (a) ~ (k) を用いて説明する。

まず、第8図(a)に示したように、トレンチ を形成するためのマスク材(51)を基板(12)

し、ひいては、 α粒子によるソフトエラーに対する耐性を高める効果がある。 不純物としては、 S b や A s が、後の熱処理による拡散が小さいという点で望ましい。 本実施例では、 S b を含む固体源を用いて基板内に拡散させた。 ピーク 濃度は 1 0 ''' / c m 3 以上である。 なお、不純物拡散 2 はトレンチ 周辺にのみ形成するので、他は適当なマスク材で置っておく必要がある。

次に、トレンチの内壁にキャパシタ絶縁膜(14)を形成する(第8図(c)。このキャパシタ絶縁膜を形成する前に、本実施例では、一度トレンチ内壁を酸化し、その酸化膜を除去した後で、再度キャパンタ絶縁膜を形成した。このような処理によって、トレンチのコーナーは丸くなり、電圧ストレスに対する信頼性の向上がある。

さらに、トレンチの内部を、キャパシタのプレート電極となる低抵抗多結品シリコン(15)で埋める。本実施例のトレンチのように深い場合には、埋め戻した後で多結品シリコンの低抵抗化を行なおうとしても無理である。そこで、2段階で

上に堆積させて、必要な部分を残して他を除去する。マスク材としては、基板のシリコンに対して高い選択比のあるものならばなんでも良いが、本実施例では公知の CVD (Chemical Vapor Deposition) 法で堆積させたSiO, 膜を用いた。シリコンのエッチングには公知のRIE (Reactive Ion Etching) 法を用いた。トレンチの深さは4μmである。なお、トレンチを形成する前に、妻子問分離用の厚い酸化膜を、第1図(c)のレイアウト図に示したように形成しておく。

RIE法で加工した場合には、良く知られているように加工面に損傷を受けた層が残る。この別ら酸化酸等を形成すると、電気的には不十分な膨しか得られない。そこで、この損傷層を除去するために、本実施例ではトレンチの内壁を然酸化し、それを非化水素酸で除去する処置を施した。

次に、第8図(b)に示したように、トレンチの周辺に不純物拡散層を形成する。この不純物拡 散層は、トレンチ周辺での空乏層の拡がりを抑制

多結品シリコンの堆積を行い、1回目の堆積のあとにりんを拡散させるという法を用いた。また、この多結品シリコンはプレー電極として基板上にも一部残らなければならないので、エッチバックする際のストッパーとなるように、1回目の多結品シリコンの表面を酸化し、Si〇、股(52)を形成した。

次に、第8回(d)に示したように、ブレート 電極として残る多結品シリコンを残して、他は除 去する。

次に、 第8回(e) に示したように、トレンチキャパシタを 2 分するように、 分離用のトレンチを形成する。トレンチキャパシタや素子間分離用トレンチの位置関係は第1回(c) のレイアウト回に示した通りである。分離用のトレンチはキャパシタ用トレンチより深は 5 μ m である。 また、 分離用トレンチの底には、 膜接する不純物 拡散 圏間の リーク 湿流を防ぐために、 猛板に含まれている不純物と同じ物を、 猛板よりは高い 進度でイオン打ち込みした。

たに、第8回(f)のように、分離用トレンチの内部を絶縁吸で埋め戻し、一部は層膜分離膜として用いる。

及故に、スイッチ用トランジスタのゲート電極 (16)を形成し、ソース・ドレイン領域(19) を自己整合で作った故、ビット線コンタクトホー ルをあけてアルミニウム配線(18)を行う。

本実施では、折り返しビット線構成で説明して きたが、関放ビット線構成のメモリへも本発明の 製造方法が適用可能なのは含までもない。

また、第8図(f)では分離用トレンチの内部は絶縁似で埋め戻したが、分離用トレンチの側壁を酸化し、その内部を多結品シリコンで埋める方法も可能である。このためには、まず、第8図(h)のようにトレンチの内部を多結品シリコトで埋め戻した後、キャパシタのブレート電便を加工する前に分離用トレンチの下にはリーク電流防止用のイオン打込みを行っている。

次に、第8回(j)のように、分離用トレンチ

の内部を低抵抗多結晶シリコンで埋めた後、キャ パシタ用トレンチを埋めている多結品シリコン (15)の表面が露出するまでエッチバックする。

さらに、その上に再び低低抗多結晶シリコン (15)を堆積させて、キャパシタ用トレンチと 分離用トレンチの内部を埋める多結晶シリコンど うしを導面させ、プレート電極形状に加工する。この後は、プレート電極を絶縁膜で置い、第8図 (f) の構造にし、最終的に第8図 (g) や第9 図のような半導体記憶装置をつくる。

本実施例による半導体記憶装置の製造方法を用いれば、隣接する拡散層の距離によってセル面積が決定されいた従来挑トレンチキャパシタセルと違って、トレンチ間隔を小さくすることが可能なため、ひいては、セル面積の縮小、メモリーの大容量化が可能となる。例えば、第4回に示した本発明の製造方法を用いたトレンチキャパシタセル面積の縮小ができる。

また、分離用のトレンチによって、鱗接するト

レンチ間のリーク電流も世来のものに比べて少く、 メモリ動作の信頼性という点でも優れている。本 実施例では、分離用トレンチの内部をも薄い酸化 膜と低抵抗結品シリコンで埋める方法も記述した が、この場合には、分離用トレンチの側壁もキャ パシタとして利用できるため、容量の増加が期待 できる。

#### [発明の効果]

以上説明したように、本発明によれば、高集税 な溝辺りキャパシタを用いた半導体記憶装置を得 ることができる。

# 4. 図面の簡単な説明

第1回(a)~(c)は本雅明の基板プレート型トレンチキャパシタセルを示す図、第2回は従来のトレンチキャパシタセル、第3回(a)(b)は従来の基板プレート型トレンチキャパシタセルを示す図、第4回はソース領域との接触とを自己整合にした従来の基板プレート型トレンチキャパシタセルを示す図、第5回(a)~(i)は本発明の第1の実施例を示す工程図、第6回は本発明の第1の実施例

の平面レイアウト図、第7図(a)~(m)は本発明第2の実施例を実現するための工程図、第8図 (a)~(k)は本発明の第3の実施例を示す工程図、第9回は、本発明の第3の実施例を示す斯面図である。

#### (第5図)


# (第7図)


1 0 … 絶縁 膜、 1 1 … 高減度シリコン 基板、 1 2 … 低減度 基板、 1 3 … 素子間分離用酸化膜、 1 4 … キャパシタ 絶縁膜、 1 5 … 高減度多結品シリコン、 1 6 … ゲート 電極、 1 7 … 層間分離用酸化膜、 1 8 … アルミニウム配線、 1 9 … ソース・ドレイン、 2 0 … 不純物 拡散 層、 4 1 … S i, N 、 4 2 …


Si〇1、43…レジスト.


(第8团)


1 1 …分離用トレンチ、1 2 … 半導体基板、1 3 … 濲子間分離用酸化膜、1 4 … キャパシタ 絶縁膜、 1 5 … 多結晶シリコン、1 6 … ワード線、1 7 … 層 間分離酸化膜、1 8 … アルミニウム配線、1 9 … ソ ース・ドレイン、2 0 … 不純物拡散層、3 1 … 素子 剛分離用酸化膜、3 2 … トレンチ、3 3 … ワード電 極、3 4 … プレート電極、3 5 … ピット線コンタク トホール、4 1 … 分離用トレンチ、5 1 … マスク材。














-277-




03/23/2002, EAST Version: 1.03.0002



-279-



**-280-**



03/23/2002, EAST Version: 1.03.0002

